

(11)Publication number:

02-014495

(43) Date of publication of application: 18.01.1990

(51)Int.CI.

G11C 17/18

(21)Application number: 63-163604

(71)Applicant: FUJITSU LTD

(22)Date of filing:

30.06.1988 (72)Invento


(72)Inventor: MIURA DAISUKE

ASAI KAZUYUKI

(54) READ ONLY MEMORY

(57) Abstract:

PURPOSE: To attain high speed of readout by providing a memory cell comprising a transistor (TR) pair whose gate is connected to a word line and a bit line pair of 2 line one pair in common, giving a ground potential to one bit line and giving a power potential to other bit line and detecting a difference voltage to the bit line pair. CONSTITUTION: Gates of 1st and 2nd TRs Q1, Q2 constituting each memory cell are connected in common to a word line WL, the bit line is constituted by it line pair of 2 line one pair, the source S of the 1st TR Q1 is connected to a ground potential VSS and the source S of the TR Q2 is connected to a power potential VDD. Then one bit line potential descends from an intermediate potential VMID to ground potential VSS and other bit line potential VMID rises from the intermediate potential to the power potential VDD, a potential difference is caused to the bit line pair and the potential difference is detected by a difference sense amplifier 5. Thus, the bit line potential is increased/decreased from the middle of the ground potential and the readout time is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP) ⑪特許出願公開:

⑩ 公 開 特 許 公 報 (A) 平2-14495

®Int. Cl. 5

識別配号

庁内整理番号

49公開 平成2年(1990)1月18日

G 11 C 17/18

7341-5B G 11 C 17/00 306 Z

審査請求 未請求 請求項の数 1 (全6頁)

69発明の名称

リード・オンリ・メモリ

題 昭63-163604

20出 顧 昭63(1988)6月30日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

浅 井

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

弁理士 井桁 貞一

外2名

リード・オンリ・メモリ

2.特許請求の範囲。

2本一対のピット線対(ba, bn)と、

ゲート(G)がワード線(Wし)に共通接続 され、前記一方のピット線(bo)に接地電位 (Vss)を与える第1のトランジスタ(Q1)お よび他方のピット線($\overline{b_A}$)に電源電位(V_{RR}) を与える第2のトランジスタ(Q,)のトランジ スタ対からなるメモリセルと、

前記ピット銀対(bo. bo)の差電圧を検出 する差動センスアンプ(5)と、

を具備したことを特徴とするリード・オンリ・ メモリ.

3. 発明の詳細な説明

本発明は、リード・オンリ・メモリ(以下、 ROMという。)に係り、特にマスクROMに関

回路的にピット線電位の変化時間の短額化を図 り、もって読み出し動作の高速化を可能とする ROMを提供することを目的とし、

2 本一対のピット様対と、ゲートがワード線に 共通接続され、前配一方のピット線に接地電位を 与える第1のトランジスタおよび他方のピット線 に電源電位を与える第2のトランジスタのトラン ジスタ対からなるメモリセルと、前記ピット様対 の差電圧を検出する差動センスアンプと、を具備 して構成する。

〔産業上の利用分野〕

本発明は、ROMに係り、特にマスクROMに

マスクROMは、データのプログラム(書き込 み)をウエーハアロセス中に行うものである。通

特開平2-14495(2)

まず、第4図に一般的なマスクROMの概要図を示す。第4図において、XアドレスデータA₀₀~A_{nn}が入力されると、一旦アドレスパッファ 1 内に格納される。XアドレスデータA₀₀~A_{nn}は Xデコーダ 2 により解読され、メモリセル・マト リクス 3 内の特定のワード級Wしを 1 本選択する。 一方、このときメモリセル・マトリクス3内のビット級 b に読み出しイネーブル信号 e が与えられると、対応するアドレスのメモリセルの記憶内容がセンスアンプ4により検出され、読み出しデータ D 00~ D nn として出力される。

次に、第5図に従来のマスクROMに用いられている1トランジスタ(NMOS PBT)形のメモリセルの例を示す。

スアンア4に接続され、このセンスアンプ4により各トランジスタQ_{N1}, Q_{N2}の出力電圧を検出し、その読み出しデータD₁, D₂ が読み出される。 次に、動作を説明する。

読み出しイネーブル信号 ϕ が"H" レベルになると、各ビット線 b0 。 b1 に電源電位 V00 が与えられる。このとき、ワード線 W しは が選択された E1 と E2 と、そのワード線 E3 に E4 と E5 に E5 に E6 に E7 に E8 に E9 に

このように、データの読み出し時間は、ビット 譲電位が電源電位 V_{00} から接地電位 V_{SS} に立下が るまでの時間で決まる。

(発明が解決しようとする課題)

上述したように、従来のマスクROMにおける

データの読み出し時間は、"H"レベルに対応ない。では、5 V)から"L"レベルに対応ない。5 V)から"L"レベルに対応する接地電位 V SS(例えば、0 y には、0 t にはでする。この時間に依存する。この時間は、結構のでは、1 は に は の で ないで が は の で か る で が る で が る で が る で が る で が る で が る で が る で が ないにない で が 最 の で が ない と は の 情報 処理の 高 速 か い を 即 の 質 値 は 依然 解 決 す べ き 即 に て 残 されている。

そこで、本発明は回路的にビット線電位の変化時間の短額化を図り、もって読み出し動作の高速化を可能とするROMを提供することを目的とする。

〔課題を解決するための手段〕

上記課題を解決するために、本発明は、2本一対のピット線対(b_0 , $\overline{b_0}$)と、ゲート(G)がワード線(WL)に共通投統され、前記一方のピット線(b_0)に接地電位(V_{SS})を与える第1のトランジスタ(Q_1)および他方のピット線

特開平2-14495(3)

 $\left(\begin{array}{c} b_0 \end{array}\right)$ に電源電位 $\left(\begin{array}{c} V_{DD} \end{array}\right)$ を与える第2のトランジスタ $\left(\begin{array}{c} Q_2 \end{array}\right)$ のトランジスタ 対からなるメモリセルと、前記ピット線対 $\left(\begin{array}{c} b_0 \end{array}\right)$ の差電圧を検出する差動センスアンプ $\left(\begin{array}{c} 5 \end{array}\right)$ と、を具値して構成する。

(作用)

本発明において、ワード線(WL)の選択時の状態では、ビット線対(b_0 , b_0)のそれぞれは互に同電位(V_{H1D})となっている。この電位(V_{H1D})は、電源電圧 V_{DD} と接地電位 V_{SS} との中間電位であり、例えば $V_{DD}=5$ V , $V_{SS}=0$ V とすると、約2.5 V である。

この状態でワード線(W L)が選択されたとすると、メモリセルを構成する第 1 および第 2 のトランジスタ(Q_1 、 Q_2)は双方共に 0 N となる・すると、第 1 のトランジスタ(Q_1)は一方のピット線(D_0)に接地電位(V_{SS})を与え、換置すると当該ピット線電位(V_{HID})を吸収して接地電位(V_{SS})に立下げる。この電圧降下の開

& .

第1図に本発明の実施例を示す。なお、第5図 と同一もしくは重複する部分には同一符号を附し て以下説明する

第1図において、各メモリセルは、第1トラン ジスタ Q_1 および第2トランジスタ Q_2 の2つの トランジスタで構成される。第1および第2トラ ンジスタQ1ァQ,のゲートはワード線WLに共 **通接銃されている。ビット線は2本一対のビット** 株対で構成され、それぞれを b_0 , $\overline{b_0}$, b_1 . b₁とする。第1トランジスタQ₁のドレインD は第1ピット線b゚ に接続され、ソースSは接地 電位Vssに接続されている。第2トランジスタ Q_2 のドレインDは第2ピット線 $\overline{b_0}$ に接続され、 ソースSは電源電位Vnnに接続されている。つま り、第1トランジスタQ1と第2トランジスタ Q, にはそれぞれ逆の雪位が与えられるようにな っている。第1ビット線b゚と第2ビット線b゚ との間には、イコライズ用トランジスタQgが接 統され、そのゲートGに読み出しイネーブル信号

始電位は上記中間電位(V_{H1D}) である。また、第 2.0トランジスタ(Q_2)は 他 方の ビット 様($\overline{b_0}$) に電源電圧(V_{D0})を与え、換音すると当該ビット機電位(V_{H1D})を上昇させて電源電圧(V_{D0})に立上げる。この電圧上昇の開始電位は上記中間電位(V_{H1D}) である。

このように、一方のビット線電位は中間電位(V_{NID})から接地電位(V_{OD})に立下り、他方のビット線電位(V_{NID})は同じ中間電位から電源電圧(V_{DO})に立上る。その結果、ビット線対には電源電圧と接地電位との電位差が生じる。この電位差は差動センスアンプにより検出され、センスアンプから約理 "O"のデータが読み出されたことになる。

かくして、ビット線電位は電源電圧と接地電位の間を立上ったり、立下ったりするのではなく、 その中間電位から立上り、立下りが生じるため、 その分だけ読み出し時間が短額されることになる。 「実体例」

次に、本発明の実施例を図面に基づいて説明す

ゅが与えられるようになっている。また、第 1 ビット線 b_0 は差動センスアンプ 5 の十回入力機子に接続され、第 2 ビット線 $\overline{b_0}$ は差動センスアンプ 5 の一回入力場子に接続されている。

以上の構成単位で各メモリセルが構成されるので、他のメモリセル部分には対応する符号を開してその説明は省略する。

以上のメモリセルを用いたマスクROMをマスクースライス構造のIC上に実装する場合のパターン例を第3図(a)に示し、その対応する等価回路を第3図(b)に示す。第3囱(a)に示すように、図上縦方向のAI配線をメタル第1層とし、横方向をメタル第2層として多層配線を行い、〇印で示すコンタクトによりメタル第1層と第2層を接続し、第1回路を構成する。

次に、動作を説明する(第2図参照)。

まず、読み出しイネーブル信号すもワード線 Wしへの選択信号も与えられていない状態、すな

特開平2-14495(4)

わち当該メモリセルの読み出し以前の状態においては、前回の読み出し時での電位関係が第1ビット機 b_0 については "H" レベル (V_{b0})、第2ビット機 $\overline{b_0}$ については "L" レベル (V_{b0}) とする。

いま、時刻 t_1 で読み出しイネーブル信号 ϕ ("H" レレベル) が与えられたとする。すると、イコライズトランジスタ Q_3 は Q N となり、第 1 ビット線 b_0 と第 2 ビット線 b_0 が短絡される。この短絡より時刻 t_2 において第 1 ビット線 b_0 共に電源電位 V_{00} ("H" レベル) と接地電位 V_{SS} ("L" レベル) との中間電位 V_{H10} でフローティング 状態となる。例えば、 V_{D0} = 5 V となる。

次に、ワード線 Ψ L が選択されて活性化("H" レベル)されると、第 1 トランジスタ Q_1 および 第 2 トランジスタ Q_2 共に Q N となる。すると、 第 1 トランジスタ Q_1 にあって は 第 1 ビット線 D_0 の電位 V_{10} を中間電位 V_{110} から電源電位

スタ数が増えることになる。しかし、本発明を汎用のICに適用する場合には使用可能なトランジスタに制限が生じるためにある程度制約を受けることになるが、ASIC (Application Specific IC)等のカスタムICに適用する場合、ユーザの仕機により不使用トランジスタが出るのでそれを流用することが可能であるという点、および、たとえトランジスタ数が増加したとしても従来よりも大幅な読み出し時間の高速化(約10ns)が可能となる点を考慮すれば、別段不利とはならない。(発明の効果)

以上に述べた通り、本発明によれば、データ読み出し時におけるビット線電位の変化量を小さく することができるため、高速読み出しが可能となる。

4. 図面の簡単な説明

第1図は本発明の実施例を示す回路図、

- 第2因は本発明の動作説明図、

第3因(a)はマスタースライスICへの実装

 V_{00} に上昇させる。一方、第 2 トランジスタ Q_2 にあっては第 2 ピット線 $\overline{b_0}$ の電位 V_{b0} を中間電位 V_{K10} から接地電位 V_{SS} に降下せしめる。

その結果、第1ピット線 b_0 と第2ピット線 $\overline{b_0}$ 間には接地電位 V_{SS} と電源電位 V_{DD} 間の電位差に対応する差電圧が生じる。この差電圧は差数センスアンプラに入力され、当該差動センスアンプラは論理"0"のデータ D_1 を出力して読み出し動作を完了する。

以上のように、第1、第2のビット線 b_0 の電位 V_{b0} ので 化は常に中間電位 V_{H10} から始まるため、従来のように V_{D0} と V_{SS} の電位間を変化することにより、データが時刻 t_4 で出力されるのと異なり目的電位(V_{D0} 又は V_{SS})までの到達時間が早くなり、このことは読出し時間の短縮化、すなわち読み出し動作の高速化を達成することを意味する。

なお、本発明によれば、1つのメモリセルを2 つのトランジスタQ₁,Q₂で構成することになり、従来の1トランジスタ方式に比べてトランジ

例を示す平面図、(b)は対応する等価回路図、 第4図は従来のマスクROMの概要図、

第5因は従来のマスクROMのメモリセルの回 路因である。

Q . … 第 1 トランジスタ

Q₂ … 第 2 トランジスタ

b₀ , b₁ …第1ピット報

b₀ , b₁ …第2ピット線


W L … ワード線

ゅ…読み出しイネーブル信号


Vno····电源电位

V_{SS}…接地電位


代理人弁理士 井 桁 貞 一




本発明の実施例を示す回路図 第 1 図




本発明の動作説明図 第2図





従来のマスクROMの概要図 第4図



従来のマスクROMのメモリセルの回路図 第5図